本文是一篇介紹在Si襯底上外延生長GaN基材料并用于射頻領(lǐng)域的綜述，如何生長高質(zhì)量的Si基GaN,是業(yè)內(nèi)比較關(guān)注的問題。摘要 : Si 襯底因兼具大尺寸、低成本以及與現(xiàn)有 CMOS 工藝兼容等優(yōu)勢，使 Si 襯底上 GaN 基射頻( RF) 電子材料和器 件成為繼功率電子器件之后下一個該領(lǐng)域關(guān)注的焦點。 由于力學(xué)性質(zhì)與低阻 Si 襯底不同，高阻 Si 襯底上 GaN 基外延材料生長的應(yīng)力控制和位錯抑制問題仍然困難，且嚴(yán)重的射頻損耗問題限制著其在射頻電子領(lǐng)域的應(yīng)用。本文簡 要介紹了 Si 襯底上 GaN 基射頻電子材料的研究現(xiàn)狀和面臨的挑戰(zhàn)，重點介紹了北京大學(xué)研究團隊在高阻 Si 襯底上 GaN 基材料射頻損耗的產(chǎn)生機理，以及低位錯密度、低射頻損耗 GaN 的外延生長等方面的主要研究進展。最后對 Si 襯底上 GaN 基射頻電子材料和器件的未來發(fā)展作了展望。0 引 言
GaN 具有大禁帶寬度、高電子遷移率、高飽和電子漂移速度等優(yōu)良的特性，相 比 GaAs 基電子器件， GaN 基電子器件可工作在更高的電壓下及具有更高的電流密度，相比于Si基射頻電子器件，其具有更高的工作頻率，這使得 GaN 特別適合大功率、高工作頻率的射頻電子器件應(yīng)用。因此，在射頻電子領(lǐng)域， GaN 基器件逐漸受到學(xué)術(shù)界和產(chǎn)業(yè)界的重視。根據(jù)材料外延襯底的不同，GaN 基射頻器件的主要技術(shù)路線包括 Si 襯底上 GaN 和 SiC 襯底上 GaN 。因為 SiC 襯底的高熱導(dǎo)率以及與 GaN 間較小的晶格失配，SiC 襯底上GaN目前發(fā)展得相對比較成熟，在相控陣?yán)走_、通信等大功率射頻領(lǐng)域有廣泛的應(yīng)用。然而，半絕 緣 SiC 襯底的高價格限制了其在民用領(lǐng)域的發(fā)展?jié)摿?。相比之下，Si 襯底具有大尺寸、低成本、易與 Si 基 集成電路工藝結(jié)合等優(yōu)勢，使得 Si 襯底上 GaN 基射頻電子器件具有較高的產(chǎn)業(yè)化應(yīng)用前景，近年來成為新的研究熱點。北京大學(xué)研究團隊近幾年來針對 Si 襯底上 GaN 基射頻電子材料外延生長中的關(guān)鍵科學(xué)和技術(shù)問題，圍 繞高阻 Si 襯底上 GaN 基材料射頻損耗的產(chǎn)生機理，以及低位錯密度、低射頻損耗 GaN 的外延生長等問題開 展了系統(tǒng)的研究工作，取得了一系列研究突破。1 Si襯底上GaN基射頻電子材料的研究現(xiàn)狀
Si襯底上GaN 基射頻電子器件具有擊穿電壓高、電流密度大、工作頻率高等優(yōu)異特性，且兼具Si底的大尺寸、低成本、易與Si基CMOS工藝集成等優(yōu)點，其有望推動GaN基器件在射頻電子領(lǐng)域的產(chǎn)業(yè)化應(yīng)用，是當(dāng)前國際上氮化物半導(dǎo)體領(lǐng)域?qū)W術(shù)界和產(chǎn)業(yè)界關(guān)注的熱點。高質(zhì)量的外延材料是實現(xiàn) GaN 基射頻電子器件的基礎(chǔ)。然而，GaN 與 Si 晶體之間具有較大的晶格失配 ( 16.9% ) 與熱膨脹系數(shù)失配(56% ) ，因此 Si 襯底上 GaN 外延層不僅具有較高的位錯密度，且由熱失配帶來的張應(yīng)力將會使其具有較大的殘余應(yīng)變，甚至最終導(dǎo)致薄膜開裂。這將會嚴(yán)重影響 GaN 基電子材料與器件的性能和可靠性。此外，為了抑制在射頻應(yīng)用過程中的襯底損耗，襯底通常會采用高阻 Si，一般是通過區(qū)熔法(float zone，F(xiàn)Z) 制備的Si晶圓。與常規(guī)采用直拉法( Czochralski，CZ) 制備的 Si 晶圓相比，F(xiàn)Z-Si 通常含有較低的雜質(zhì)含量，在常溫下能表現(xiàn)出半絕緣特性，因此能降低一部分襯底損耗。然而，其力學(xué)強度相比 CZ-Si 要差，因此對 GaN 外延生長過程中的應(yīng)力及翹曲的控制提出了更高的要求。盡管近年來國內(nèi)外已發(fā)展出一 系列針對 Si 襯底上 GaN 及其異質(zhì)結(jié)構(gòu)的生長方法和技術(shù)手段，包括低溫 AlN 插入層、AlN / GaN 超晶格緩沖層、Al 組分梯度漸變 AlGaN 緩沖層等方法，已能初步滿足低阻 Si襯底上GaN基功率電子器件對材 料的要求; 然而目前高阻 Si 襯底上 GaN 及其異質(zhì)結(jié)構(gòu)材料仍然存在很高的位錯密度，其應(yīng)力/翹曲控制仍然困難，嚴(yán)重影響器件的性能及可靠性。此外，盡管采用高阻Si襯底，射頻損耗仍然是阻礙Si襯底上GaN基射頻電子材料和器件發(fā)展的關(guān)鍵瓶頸。其內(nèi)涵是Si襯底上GaN基射頻器件在信號傳輸時存在傳輸?shù)膿p耗，這會造成信號精準(zhǔn)性和器件工作效率的下降。Si 襯底上 GaN 基射頻器件的射頻損耗主要包括4個部分: 1) 導(dǎo)體損耗，也可稱為傳輸線損耗。 這部分損耗主要與選擇的傳輸線結(jié)構(gòu)、幾何尺寸、金屬材料及工藝等因素相關(guān)，可以通過相對應(yīng)的工藝優(yōu)化 進行解決。2) 襯底損耗。這部分損耗可以通過使用高阻的 Si 襯底進行解決。3) 由于 Si 襯底和半導(dǎo)體界面的導(dǎo)電層帶來的界面損耗。4) 無法避免的輻射損耗，這部分損耗通?？梢院雎圆挥?，只在嚴(yán)重失配或者特 殊的電路設(shè)計里才需要考慮。因此，主要起作用的還是前三個因素。其中，Si 襯底和半導(dǎo)體界面的導(dǎo)電層 帶來的界面損耗是目前仍未有效解決的部分，也是當(dāng)前射頻損耗最重要的來源。因此，Si 襯底和氮化物界 面的寄生電導(dǎo)形成機理及其抑制方法就成了當(dāng)前研究的重點。近年來,國內(nèi)外各研究組針對上述問題提出了一些解決方案，取得了一些進展 : Luong 等采用高溫-低 溫-高溫的方法生長 AlN 成核層，發(fā)現(xiàn)該方法可以抑制 AlN / Si 之間晶格失配導(dǎo)致的張應(yīng)力，從而降低了由于 界面極化電場導(dǎo)致的射頻損耗，10 GHz 下射頻損耗為 0.4 dB/mm 。Chang 等通過降低 AlN 成核層生長溫 度的方法抑制 Al 擴散導(dǎo)致的界面 p 型導(dǎo)電溝道，從而將射頻損耗降至 0.2 dB / mm@10 GHz 。Mauder 等通過擴展電阻分布(spreading resistance profiling，SRP) 等測試方法確認(rèn)了 Al 擴散是 AlN / Si 界面寄生電導(dǎo)的 成因，并同樣通過降溫生長的方式實現(xiàn)了低射頻損耗的高阻 Si 襯底上 GaN 材料(0．2 dB / mm@ 28 GHz) ，同 時保持了較高的晶體質(zhì)量及較低的翹曲值(＜20 μm) 。Zhan 等在 6 英寸( 1 英寸 = 2．54 cm) 高阻 Si 襯底 上，通過準(zhǔn)二維成核的方法，實現(xiàn)了 2．2 μm 無裂紋 GaN 在 AlN 緩沖層上的直接生長，(002) / ( 102) 面 XRD 半峰全寬(FWHM) 為 457/509 arcsec，翹曲低至 8 μm 以下。盡管以上方法可以在一定程度上緩解 Si 襯底上 GaN 基射頻電子材料面臨的難題，然而當(dāng)前 Si 襯底上 GaN 基射頻電子器件性能仍遠不及 SiC 襯底上 GaN 基 射頻電子器件，其性能提高依賴于對材料更加深入的研究及相關(guān)技術(shù)的突破。2 高阻 Si襯底上大失配異質(zhì)外延 GaN 基材料
2.1 高阻 Si襯底上GaN外延生長面臨的挑戰(zhàn)相比 SiC 襯底上 GaN，目前 Si 襯底上 GaN 基射頻電子材料和器件仍不成熟，面臨一系列挑戰(zhàn) : 1) Si 襯底 與 GaN 之間具有更大的晶格失配，這會導(dǎo)致 GaN 外延層中有更高密度的穿透位錯，影響器件可靠性。2) Si 襯底與 GaN 之間具有較大的熱失配，導(dǎo)致 Si 襯底上 GaN 存在較大的殘余應(yīng)力甚至開裂。3) 盡管采用了高 阻 Si 襯底，Si 襯底上 GaN 基器件的射頻損耗相比 SiC 襯底上 GaN 基器件仍高出不少 。同時，器件高溫 下還會進一步使高阻 Si 襯底中產(chǎn)生大量本征載流子，引起射頻損耗進一步增加。這會嚴(yán)重影響器件性能， 包括輸出功率、功率附加效率、增益等。4) Si 襯底自身相比 SiC 熱導(dǎo)率較差，使其在大功率應(yīng)用時散熱性能不足。另外，Si 襯底與GaN之間的緩沖層通常包括 AlN 成核層、梯度漸變 AlGaN 三元合金或者AlN/AlGaN 超晶格等。復(fù)雜的過渡層設(shè)計會進一步增加 Si 襯底與 GaN 之間的熱阻，影響器件散熱。總的來說，高阻Si襯底上GaN的外延材料晶體質(zhì)量與 SiC 襯底上的 GaN 相比仍然存在不小的差距，應(yīng)力/位錯控制問題仍然困難，器件可靠性問題仍未解決，特別是嚴(yán)重的射頻損耗問題限制著其在射頻電子領(lǐng)域的應(yīng)用。近年來研究發(fā)現(xiàn)，外延過程中 Al 向 Si 襯底的擴散是高阻 Si 襯底上 GaN 中寄生電導(dǎo)和射頻損耗的主要來源，這就要求在外延生長過程中不僅要實現(xiàn)良好的應(yīng)力/位錯控制，還要協(xié)同考慮對該寄生電導(dǎo)的抑制，這對高阻 Si 襯底上 GaN 的外延生長提出了更大的挑戰(zhàn)。因此，如何通過外延方法的改進以及結(jié) 構(gòu)的設(shè)計綜合解決上述難題，是當(dāng)前亟待解決的問題。2.2 高阻 Si 襯底上 GaN 基材料射頻損耗產(chǎn)生機理高阻Si襯底上GaN基射頻電子器件面臨的一個關(guān)鍵科學(xué)技術(shù)問題是射頻損耗問題。盡管高阻Si襯底 的采用可以在一定程度上減少射頻器件在信號傳輸時的損耗，然而研究者們發(fā)現(xiàn)高阻 Si 襯底上GaN基材料仍然存在相當(dāng)嚴(yán)重的射頻損耗。其可能的來源機制主要包括 AlN/Si 界面的寄生電導(dǎo)、AlN 外延層中的介電損耗，以及高阻 Si 襯底中由于器件工作時的自熱效應(yīng)而產(chǎn)生的熱激發(fā)的載流子引起的損耗等 。其中， 國際上主流觀點認(rèn)為 AlN/Si 界面的寄生電導(dǎo)是其中最主導(dǎo)的因素。然而關(guān)于該寄生電導(dǎo)的形成機理仍存 在較大爭議 : 一部分研究團隊認(rèn)為 AlN/Si 界面寄生電導(dǎo)是由在高溫生長過程中 Al/Ga 原子向高阻 Si 襯底 擴散(作為受主雜質(zhì)) 形成的 p 型導(dǎo)電溝道所致，如圖 1 所示; 另一種觀點則認(rèn)為該界面寄生電導(dǎo)是由 AlN/Si界面處半導(dǎo)體能帶彎曲形成的電子溝道所致。因此，深入理解和認(rèn)識 AlN/Si 界面寄生電導(dǎo)的形 成機理，對于抑制界面寄生電導(dǎo)和射頻損耗具有重要研究意義。圖1 Si 襯底上III-N 外延層的生長示意圖
可以看到，上述爭議的關(guān)鍵在于其界面導(dǎo)電類型的確定。北京大學(xué)魏來等通過霍爾( Hall) 實驗測試直接測出 AlN/Si 界面的p型載流子信號 。他們在高阻 Si 襯底上分別外延生長了 60、100、200 nmAlN 薄膜，通過 Hall 實驗測量得到的 3 個樣品的載流子與 AlN 薄膜厚度呈正相關(guān)。分析認(rèn)為，該 p型載流子信號不可能來自 n 型摻雜的 Si 襯底以及非故意摻雜的高阻 AlN 薄膜，因此只可能來源于界面寄生電導(dǎo)。為了證實該 p 型寄生電導(dǎo)是來源于 Al 原子的擴散，他們對這三個樣品做了二次離子質(zhì)譜 (SIMS) 的測量。如圖 2(a) 所示，SIMS 結(jié)果證明確實有相當(dāng)數(shù)量的 Al原子擴散到了高阻 Si 襯底中，且樣品中 Al 原子的擴散深度隨 AlN 外延膜厚度增加呈現(xiàn)遞增的趨勢。這是 由于隨著生長時間的增加，越厚的 AlN 樣品的 Si 襯底中 Al 原子擴散更嚴(yán)重，證明了 Al 原子擴散發(fā)生在 AlN 高溫生長過程中。如圖 2 (b) 所示，Hall 實驗測試和 SIMS 測試得到的 Al 雜質(zhì)面密度基本吻合。因此可以 證明 AlN/Si 界面的寄生電導(dǎo)來源于高溫生長過程中 Al 向高阻 Si 襯底中的擴散。圖2 SIMS 測試和擬合得到的Si 襯底中Al 雜質(zhì)的濃度分布曲線(a)，以及Hall 和SIMS 測試得到的Al 雜質(zhì)的面密度對比圖(b)
基于上述實驗結(jié)果，他們提出通過對襯底進行氮化預(yù)處理的方式在 Si 表面形成一層約 2 nm 厚的無定形氮化硅層，以此阻擋 Al向 Si 襯底的擴散。如圖 3 所示，氮化處理后的樣品 AlN/Si界面處的 Al原子的濃度顯著下降，而且擴散深度也得到了一定抑制，特別是針對較厚 AlN薄膜樣品，抑制效果更加明顯。經(jīng)測試，采用氮化預(yù)處理生長的高阻 Si 襯底上 AlN 樣品相較常規(guī)生長的樣品射頻損耗降低了44%。然而，這層無定形氮化硅的存在會對 AlN 的成核以及其后續(xù)的生長造成負面影響，進而也會影響到后續(xù)外延生長 GaN 的晶體質(zhì)量及應(yīng)力控制。
圖3 基于不同襯底處理方法的AlN樣品中的 SIMS
2.3 高阻 Si 襯底上低位錯密度、低射頻損耗 GaN 基材料外延生長實驗表明，AlN/Si 界面的寄生電導(dǎo)的主要產(chǎn)生機理是高溫生長過程中Al向高阻 Si襯底的擴散。針對這一問題，目前國際上提出了一些解決思路，包括降低 AlN 的生長溫度，氮化預(yù)處理形成氮化硅阻擋層，采用 3C-SiC 復(fù)合結(jié)構(gòu)等。然而，這些方法通常以犧牲外延層晶體質(zhì)量或者增加器件成本為代價。 例如，目前最主流的解決思路是降低 AlN 的生長溫度從而抑制 Al 在生長過程中的擴散，在實驗中也取得了一定的效果。然而，低溫下Al原子的遷移能力受限使 AlN 的生長嚴(yán)重偏離其最佳窗口，最終導(dǎo)致 AlN 位錯密度增加、表面惡化。而 Si 襯底上 AlN 作為 GaN 外延生長中應(yīng)力和缺陷控制的基石，其質(zhì)量退化會導(dǎo) 致 GaN 的應(yīng)力調(diào)控更加困難和位錯密度增大，最終反映在 GaN 薄膜開裂或者器件可靠性下降。 因此，如何在外延生長過程中既能夠?qū)崿F(xiàn)射頻損耗的降低，又能夠?qū)崿F(xiàn)應(yīng)力和位錯的有效調(diào)控，是高阻Si襯底上外延生長 GaN 射頻電子材料的關(guān)鍵。針對這一難題，北京大學(xué)蔡子?xùn)|等提出了一種超低飽和 Al 預(yù)處理技術(shù)來低溫生長高質(zhì)量 AlN 緩沖層， 通過該低溫 AlN 緩沖層技術(shù)可以實現(xiàn)4英寸高阻 Si 襯底上 GaN 的應(yīng)力/位錯與射頻損耗的綜合調(diào)控。所謂超低飽和 Al預(yù)處理技術(shù)，其內(nèi)涵在于生長 AlN 緩沖層前預(yù)先通入極低流量的 TMAl 。他們對比了用不 同預(yù)處理流量生長的兩個 Si 襯底上低溫 AlN 緩沖層樣品，通過 X 射線衍射(XRD) 實驗得到超低流量預(yù)處 理樣品的 AlN(002) 與( 102) 面搖擺曲線半峰全寬有顯著下降( 見圖4) ，這表明其位錯密度大幅降低; 這一點也通過截面透射電子顯微鏡(TEM) 的觀測結(jié)果得到確認(rèn)( 見圖 5) 。此外，STEM 測試發(fā)現(xiàn)高流量預(yù)處理樣 品的 AlN/Si 界面存在 2nm 左右的無定形 Al-Si-N 層，而超低流量預(yù)處理樣品的界面則非常清晰( 見圖 6) ， 這充分說明了超低飽和 Al 預(yù)處理技術(shù)對低溫 AlN 緩沖層中位錯的抑制作用。圖4 超低飽和Al 預(yù)處理(樣品E)與常規(guī)預(yù)處理(樣品A)的AlN 樣品的XRD 搖擺曲線
圖5 樣品 A(a)、(b)和樣品 E(c) 、(d) 在雙束條件下的TEM 明場像
圖6 樣品 A( a) 和樣品 E( b) 的截面 HAADF-STEM 圖
為了探究 Al 預(yù)處理對低溫 AlN中位錯抑制的機理，對比研究了不同預(yù)處理條件下的高阻 Si 襯底樣品表面。掃描電子顯微鏡(SEM) 實驗發(fā)現(xiàn)高流量預(yù)處理的 Si 襯底表面存在復(fù)雜的刻蝕形貌，并伴有尺寸較小的 AlN 成核島 ; 而超低流量預(yù)處理的 Si 襯底表面不存在刻蝕，取而代之的是大尺寸的六方對稱的 AlN 成核島( 見圖 7) 。分析認(rèn)為，高流量的 TMAl 因其較高的過飽和度在預(yù)處理階段會容易積聚為 Al 滴，與 Si 襯底反應(yīng)產(chǎn)生 Al-Si 合金，而 Al-Si 合金在 AlN 生長階段會優(yōu)先與氨氣反應(yīng)形成無定形的 Al-Si-N 層。相反，超低流量預(yù)處理的 Si 襯底表面則不會產(chǎn)生刻蝕，并且因其超低的過飽和度使得 AlN 成核島臨界尺寸顯著增大， 減少了后續(xù)生長過程中晶粒合攏的邊界從而抑制了位錯的產(chǎn)生。
圖 7 樣品 A( a) 和樣品 E( b) 的 SEM 照片
拉曼光譜測試表明采用超低飽和 Al 預(yù)處理方法制備的 AlN 緩沖層可以有效降低 GaN 外延層中的殘余張應(yīng)力(見圖8) ?；谏鲜龉ぷ鳎本┐髮W(xué)研究團隊成功地在該高質(zhì)量低溫 AlN 緩沖層上直接生長了 1.5 μm GaN 外延層，其 GaN( 002) /( 102) 面搖擺曲線半峰全寬分別低至 390 /440 arcsec(見圖9) 。圖8 不同 AlN 緩沖層上 GaN 的拉曼光譜
圖 9 1. 5 μm GaN 的 XＲD 搖擺曲線
射頻損耗在10GHz下為 0.29 dB /mm(見圖10) 。GaN的位錯密度與射頻損耗數(shù)值與國際其他研究工作對比如圖11所示。圖 10 樣品的射頻損耗
圖11 國際上 Si 襯底上 GaN 位錯密度和射頻損耗數(shù)據(jù)對比圖
2.4 PVD-AlN /Si 復(fù)合襯底對 GaN 射頻損耗的抑制以上實驗表明采用低溫 AlN 緩沖層確實能有效降低高阻 Si 襯底上 GaN 的射頻損耗，通過外延方法的改 進也可以在一定程度上彌補降低生長溫度導(dǎo)致的晶體質(zhì)量退化。然而由于氮化物的生長不能嚴(yán)重偏離其最佳生長窗口，降溫生長的調(diào)節(jié)范圍相對比較有限。如果要進一步降低射頻損耗，滿足射頻電子器件對材料的需求，需要尋求一種創(chuàng)新的方法。針對這一問 題，北京大學(xué)劉丹爍等發(fā)明了一種 PVD-AlN/Si復(fù)合襯底用于降低高阻 Si襯底上 GaN 的射頻損耗。該方法是在 2 英寸高阻 Si 襯底上制備一 層 PVD-AlN 以代替?zhèn)鹘y(tǒng)金屬有機化合物化學(xué)氣相沉積 (MOCVD) 生長的 AlN 成核層，隨后在其上生長GaN外延層。其優(yōu)勢在于 PVD-AlN 可以起到阻擋 MOCVD 生長過程中Al/Ga原子向Si襯底的擴散，從而抑制 p 型寄生導(dǎo)電溝道的產(chǎn)生。他們研究了 PVD-AlN/Si 復(fù)合襯底上 GaN 薄膜的外延生長，設(shè)計了不同結(jié)構(gòu)的樣品，其區(qū)別在于 AlN 成核層的選取及 GaN 的生長模式。采用低密度、大晶粒尺寸的 PVD-AlN 和低 V/III 比外延條件可有效推延 GaN 由三維生長轉(zhuǎn)變?yōu)槎S生長的過程。從而成功獲得了 1.5 μm厚無裂紋GaN外延薄膜，XＲD(002) 和(102) 面搖擺曲線半峰全寬分別為525 和 527arcsec，AFM 表面原子臺階均方根粗糙度為 0.16 nm。通過 SIMS 測試 確認(rèn) PVD-AlN 相比 MO-AlN 能有效阻止表面 Ga 原子向 Si 襯底中的擴散，并且其 Al 原子的擴散長度因 PVD-AlN 較低的生長溫度和生長時間大幅降低，如圖 12 所示，從而可以將 Si 襯底上 GaN 外延薄膜的射頻損 耗降低到 0.20 dB /mm@ 10 GHz。圖12 PVD-AlN/Si 和 MOCVD-AlN/Si 復(fù)合襯底中Al、Ga 雜質(zhì)濃度分布曲線
3.結(jié)語與展望
GaN 基射頻電子器件因其高效率、高功率、大帶寬、小型化等優(yōu)異特性，是支撐新一代移動通信、國防軍工等領(lǐng)域創(chuàng)新發(fā)展的核心器件。目前 GaN 基射頻器件主要是在昂貴的半絕緣 SiC 襯底上制備，隨著下一代移動通信的發(fā)展，對射頻器件的數(shù)量和效率的要求急劇增加，現(xiàn)有射頻芯片方案難以滿足大規(guī)模應(yīng)用對低成本、高效率的迫切需求。Si 襯底兼具大尺寸、低成本以及與現(xiàn)有 CMOS 工藝兼容等優(yōu)勢，使 Si 襯底上 GaN 基射頻電子器件成為繼功率電子器件之后下一個該領(lǐng)域關(guān)注的焦點，受到了國內(nèi)外學(xué)術(shù)界和企業(yè)界的高度重視。目前，高阻 Si 襯底上 GaN 的外延生長已取得了很大進展，晶圓尺寸不斷擴大。但在低位錯密度、低射頻損耗 GaN 薄膜的應(yīng)力和缺陷控制等方面同 SiC 襯底上 GaN 基材料相比還有差距，受外延質(zhì)量影響的器件性能有待進一步提高。從器件發(fā)展趨勢看，面向毫米波應(yīng)用的 GaN 基射頻電子器件和面向手機等終端用的低壓 GaN 基射頻器件是當(dāng)前 Si 襯底上 GaN 基射頻電子材料和器件研究和產(chǎn)業(yè)化的主要方向，高線性度、高效率、高可靠性器件仍然是研究的重點.
（聲明：文字內(nèi)容僅用于行業(yè)技術(shù)交流，旨在促進行業(yè)進步。
![微信客服 微信客服 進步半導(dǎo)體](javascript:Site.hoverQrCode("//32252416.s21i.faiusr.com/2/ABUIABACGAAgpoKisQYo1vP7wgUwqgk41wc.jpg",this,{"tips":"請使用微信掃一掃"});){kind=link}