GaAs及GaN微波毫米波多功能集成電路芯片綜述

微波單片集成電路(Microwave monolithic inte-grated circuit,MMIC)以其體積小、重量輕、一致性好和可靠性高等優(yōu)點在微波毫米波領域得到了迅速的發(fā)展。但隨著T/R組件系統(tǒng)對體積要求越來越小,裝配效率和更高可靠性要求越來越高,需要一個芯片有上有更多的功能。一般由2個或2個以上的功能電路集成在同一襯底(如GaAs、SiC或Si等)上的集成電路,定義為多功能集成電路。多功能芯片集成度更高,面積更小,成本更低,不同功能電路之間的連接在內(nèi)部完成,焊點數(shù)量大大減少，因此使T/R組件的裝配效率明顯提高。最常用的微波毫米波化合物半導體材料主要有GaAs、GaN、SiGe和InP等。由于多功能種類比較多,本文主要涉及GaAs、GaN多功能集成電路芯片,且主要概述收/發(fā)多功能芯片、幅相多功能芯片和PIN限幅低噪聲放大器芯片。收/發(fā)多功能芯片主要含接收支路的低噪聲放大器和發(fā)射支路的功率放大器以及輸入輸出轉(zhuǎn)換開關。收/發(fā)多功能可由功率放大器工藝、低噪聲工藝或ED工藝實現(xiàn),取決于市場對性能和功能的需要。而幅相多功能芯片除了收/發(fā)支路,一般還含有數(shù)控移相、衰減功能的公共支路,以及數(shù)字控制電路,一般用GaAsE/D(Enhanced/De-pleted) pHEMT工藝實現(xiàn)。GaNE/D工藝也有初步研制,還沒有市場化的產(chǎn)品。

2010年55所研制了GaAsK波段收發(fā)集成多功能芯片,由 0.18 μm GaAspHEMT功率工藝研制而成,集成了功率放大器、低噪聲放大器及收發(fā)開關。文獻報道了一款K波段收發(fā)多功能GaAsMMIC芯片,基于0.15μm GaAs pHEMT功率工藝制作,接收支路在19.6~23.0GHz內(nèi)增益大于23 dB,增益平坦度為士0.2dB,噪聲系數(shù)低于3.5dB;發(fā)射支路在21~23GHz增益大于25.6 dB,飽和輸出功率為23.3dBm,效率達到25.2%。該多功能芯片接收/發(fā)射由單刀雙擲開關控制。

2015年彭龍新等使用0.15μm GaAspHEMT 功率工藝研制了毫米波高性能收發(fā)多功能芯片(如圖1)。由于頻率較高功率較大,發(fā)射/接收切換開關外接。

圖1 收發(fā)多功能芯片照片(尺寸:3.67 mm×3.13 mm)

接收支路低噪聲放大器采用3級放大拓撲結構,3級級聯(lián)后的總噪聲系數(shù)(NF)為:

其中分別為管子的最小噪聲系數(shù)、等效噪聲電阻、源導納和最佳源導納。在 5 V 工作電壓下，在 32 ~37 GHz頻段內(nèi)，線性增益（23.5±1） dB，噪聲系數(shù)小于 2.5 dB，輸出功率 1 dB壓縮點（P1dB）大于 6 dBm。三級低噪聲放大器均采用源級自偏結構，如圖 2 所示。第一級 pHEMT 采用最佳噪聲源阻抗匹配。值得一提的是對于寬帶低噪聲放大器是不可能實現(xiàn)全頻段源阻抗最佳噪聲匹配的，這也就是寬帶低噪聲放大器的噪聲系數(shù)比較大的 主要原因之一 。一般pHEMT的最佳阻抗在Smith 圓圖上隨頻率增加在圓圖上半部分逆時針旋轉(zhuǎn)，而無源元件一般是順時針旋轉(zhuǎn)的。

圖 2 接收支路中低噪聲放大器電路拓撲結構

為了實現(xiàn)最佳噪聲和輸入駐波同時匹配,在pHEMT的源端串聯(lián)了合適的電感。

發(fā)射支路功率放大器采用三級放大拓撲結構,在32~36 GHz頻段內(nèi),在6V電壓下,線性增益(23士0.75)dB,飽和輸出功率30dBm,功率附加效率約30%。發(fā)射支路的功率放大器是由2個圖3所示的單端放大器用Lange耦合器合成。輸出功率主要由末級總柵寬決定,末級總柵寬為1.92mm(8胞),單胞為4X60μm。要獲得高的功率附加效率,各級柵寬比是一個很重要的考慮因數(shù)。在頻率較低時可采用高柵寬比,頻率較高時則要縮小柵寬比,同時應考慮pHEMT的增益大小,前級要有足夠功率推動后級。為了獲得較高的功率附加效率,該文采用了1:2:4的推動比。而末前級選擇了8個胞而非4個胞是因為小的單指柵寬有較好的高頻特性,在高頻處能獲得更高的增益和功率附加效率。

圖 3 單端功率放大器拓撲

功率放大器的輸出功率和效率主要取決于末級輸出匹配電路。是否能夠準確地獲得末級管芯在輸出最大功率和效率時的負載阻抗是功率放大器設計成敗的關鍵。一般獲得管芯最佳負載阻抗有以下2種方式:

(1)根據(jù)Cripps理論,測出管芯的I-V特性曲線,得到其從內(nèi)部電流源向漏極看的最佳電阻:

其中 VB，DS為管子的源漏擊穿電壓，Vk為 I-V 特性曲線的膝點電壓，Imax為 VGS約為 0.7 V 時的源漏電流。再由小信號模型得到源漏寄生電容 Cds和寄生電感Lds。晶體管的負載阻抗約為：

其中 ω 為角頻率。由該種方法獲得的最佳阻抗有一定的偏差。

（2）運用 Load-pull 測試系統(tǒng)對管芯進行負載牽引，可獲得較精確的管芯最佳阻抗 Zopt。設計匹配電路 將 4 路 共 軛 Zopt *并 聯(lián) 匹 配 到 50 Ω。圖 4 為 利 用ADS 進行電路匹配的單管仿真阻抗。

圖 4 單管 4×60 μm 輸出阻抗匹配的模擬結果

一般用Load-pull獲得的寬帶最佳阻抗在Smith圓圖上有曲折,可以用公式(2)模擬而獲得圓滑曲線。同樣對于電抗匹配的寬帶功率放大器是不可能實現(xiàn)全頻段負載阻抗最佳功率匹配或效率匹配的,這也就是寬帶功率放大器的功率或效率比較低的原因。一般 pHEMT/HEMT 的最佳負載阻抗隨頻率增加在 Smith圓圖上逆時針旋轉(zhuǎn)，而無源元件一般是順時針旋轉(zhuǎn)的，這種現(xiàn)象稱作反阻抗旋轉(zhuǎn)，迄今還沒有很好的寬帶解決辦法。在帶寬很寬電抗匹配很困難時，一般采用其它功率效率不高的拓撲結構，如行波放大電路等。芯片末前級匹配主要考慮的問題是，除了扣除損耗和一定的失配外，需為末級提供足夠的推動功率，否則末級功率不能完全輸出、或在某些頻率點處出現(xiàn)功率凹坑等現(xiàn)象。前級和輸入匹配則主要是優(yōu)化放大器的增益、增益平坦度以及穩(wěn)定性等指標，同時要有足夠的功率推動其后級。

2016 年三星公司的 Jeffery Curtis 等研發(fā)了一款應用于 5G 移動通信的 GaAs 收發(fā)芯片，芯片工作在27.50~28.35 GHz。由于芯片應用于通信系統(tǒng)中，因此設計時更側(cè)重于發(fā)射通道功率回退7dB工作狀態(tài)的效率和接收通道的直流功耗。芯片發(fā)射通道1dB壓縮點輸出功率24dBm，回退7dB時功率附加效率(PAE)達到14.5%。接收通道以35 mW的功耗實現(xiàn)了3.0dB的噪聲系數(shù)。

2018年,韓芹等基于GaAspHEMT研制了一款工作在23~25GHz的收發(fā)芯片,在電路設計中利用電流復用技術來降低電路功耗。測得接收通道增益為23 dB,噪聲系數(shù)為2.5dB,直流電流為12 mA;發(fā)射通道飽和輸出功率為80mW,1 dB壓縮點PAE為30%,動態(tài)電流為70mA。

2020年,王美蘭等人基于柵長0.15μm的增強型GaAspHEMT研制了一款毫米波收發(fā)芯片,收發(fā)芯片中開關采用正壓控制的對稱結構。在24.25~27.50 GHz頻帶內(nèi),測得發(fā)射通道飽和輸出功率大于22 dBm,PAE大于28%;接收通道噪聲系數(shù)在3.0 dB 以下,線性增益大于13dB,芯片的通道間隔離度優(yōu)于20 dB。

2021年,毛晨曦等人基于穩(wěn)懋公司0.15μmGaAspHEMT(PP15)功率工藝研制了Ka波段收發(fā)芯片,如圖5所示。在接收通道設計了溫度補償衰減器,以減小高低溫增益波動。測得接收通道噪聲系數(shù)小于3.7 dB,增益為28dB,增益高低溫變化量為4.5 dB;發(fā)射通道增益為30dB,飽和輸出功率為27.3dBm,飽和狀態(tài)下PAE為22%。

圖 5 Ka 波段收發(fā)芯片照片

幅相多功能一般除了集成數(shù)控移相器和衰減器之外,還會集成放大器、開關和數(shù)字控制電路等。

與傳輸線串聯(lián)或并聯(lián)的任何電路都會引入相移。常用的數(shù)字移相器電路有四種:開關選擇線型、開關選擇高低通網(wǎng)絡型、加載線型和反射型。開關選擇線型移相器的基本原理如圖6所示。如果通路I、II均采用延遲線,其相移量△Φ計算公式為:

其中，β 為相位常數(shù)，λ 為導波長，Δl為電長度差。

圖 6 開關選擇線型移相器原理圖

開關選擇高低通濾波型移相器主要根據(jù)濾波器的高通網(wǎng)絡傳輸信號具有相位超前性而低通網(wǎng)絡傳輸信號具有相位滯后性來實現(xiàn),其電路原理圖如圖7所示,主要包含π型和T型兩種移相網(wǎng)絡。隨著頻率的增加,低通網(wǎng)絡的相位滯后增加,高通網(wǎng)絡的相位超前減小,經(jīng)過這兩個網(wǎng)絡的信號的相位相互補償,使其相移量在一個相對較寬的帶寬內(nèi)保持一個恒定值。

加載線型移相器電路原理圖如圖8所示。在特性阻抗為Z,電長度為0(約等于λ/4)的傳輸線兩端,并接兩個相同的可用開關變換的負載Y=Gi+jBi(i=1,2,代表控制開關的兩態(tài))。負載狀態(tài)的變化引起網(wǎng)絡相移量的變化,從而到達移相的目的。加載線移相器的相移量△Φ?為:

其中，BN為加載的容抗。加載線型移相器一般用于小的移相位設計。

圖 7 開關選擇高低通網(wǎng)絡移相器原理圖：（a）π型；（b） T 型

圖 8 加載線型移相器電路原理圖

反射型數(shù)字移相器原理圖如圖 9 所示 。該電路由一個 3 dB 耦合器和兩組可用開關控制的對稱反射性負載組成 ，改變反射性負載 ，可獲得不同的插入相移 ，從而達到移相的目的 。 反射型移相器的B+ 、B-分別為兩種狀態(tài)下的歸一化電納 。反射型移相器一般用于大的移相位設計 。

圖9 反射型數(shù)字移相器電路原理

移相器的結構比較多 ，還有其它類型的結構 ， 如劉石生的 Ku 波段多功能 MMIC 中的六位移相器（如圖10），其由5.625° 、11.25° 、22.5° 、45° 、90° 和   180°級聯(lián)構成 ，在 0°~360°間以 5.625°為步進形成 64 個移相態(tài) 。

圖 10 6-bit數(shù)控移相器結構示意圖

180°移相位因為相對相移量較大,采用2級“T”型高通網(wǎng)絡和“π”型低通網(wǎng)絡結合的結構,以利于擴寬帶寬,如圖11所示,單刀雙擲開關用GaAsMESFET作為控制器件,采用串、并聯(lián)管,電路中的移相單元用集總元件的高通/低通網(wǎng)絡實現(xiàn)。

圖 11 180°移相器的電路原理圖

5.625°采用了電容并聯(lián)開關器件作為移相的核心電路,輸入輸出以微帶作為等效電感,實現(xiàn)較好的匹配。11.25°和22.5°采用全通網(wǎng)絡(如圖12所示),得到良好的駐波和比較低的傳輸損耗。45°和 90°移相位采用了5.625°移相網(wǎng)絡結構和全通網(wǎng)絡結構結合的方式,實現(xiàn)了較高的移相量和比較好的阻抗匹配,同時在傳輸損耗和附加調(diào)幅的斜率上實現(xiàn)了相互補償。一般180°和90°分別置于移相電路的兩側(cè),而小位度數(shù)的移相位被夾在中間保護其精度,盡量免受輸入/輸出端口外接阻抗的牽引。

圖 12 22.5°、11.25°移相器的電路原理圖

常見數(shù)控衰減器的拓撲有開關選擇型衰減器(見圖13)、T型衰減器(見圖14)、π型衰減器(見圖15)、反射型衰減器(見圖16)、電容補償T型衰減器(見圖17)、電感補償π型衰減(見圖18)和小位衰減器(見圖19)。為了得到更寬帶寬、更低附加相移、更好輸入輸出匹配的衰減器,針對不同的衰減量對衰減器結構進行改進,一般比較典型的改進型衰減器結構有簡化T型衰減網(wǎng)絡、電容補償?shù)腡型衰減網(wǎng)絡和電感補償?shù)摩行退p網(wǎng)絡。

圖 13 開關選擇型衰減器原理圖

圖 14 (a) T 型衰減器；(b) 簡化 T 型衰減器

圖 15 π 型衰減器原理圖

圖 16 反射型衰減器示意圖

圖 17 電容補償 T 型衰減原理圖

圖18 電感補償 π 型衰減圖

圖 19 小位衰減器電原理圖

衰減器電路結構中,還有其它類型的結構，如劉石生的Ku波段多功能MMIC中的6-bit數(shù)控衰減器("(如圖20),其中C為高電平時,衰減器處于參考態(tài);C為高電平時,衰減器處于衰減態(tài)。

圖 20 6-bit數(shù)控衰減器結構圖

16 dB衰減器采用標準單刀雙擲開關作為通道選擇開關的數(shù)控衰減網(wǎng)絡,參考通路為微帶延時通路,衰減通路為“π”型衰減阻抗網(wǎng)絡。其中,微帶延時通路是為了補償“π”型衰減阻抗網(wǎng)絡中寄生元件和信號傳輸長度(匹配微帶和電阻)導致的相移,這樣兩路的相移可以相等,實現(xiàn)較低的附加相移。輸入輸出均以合適的微帶線基于開關設計原理實現(xiàn)對通道選擇開關的阻抗匹配,有效地降低輸入輸出駐波比。

8dB衰減器采用改進的“T”型衰減阻抗網(wǎng)絡。因標準的“T”型衰減阻抗網(wǎng)絡并聯(lián)電阻較小,且并聯(lián)電阻對衰減精度的影響最大,考慮到工藝的偏差,將并聯(lián)電阻等效為三個并聯(lián)電阻,可以降低工藝偏差帶來的影響,提高設計的精度。輸入輸出匹配同樣基于開關匹配的原理。1dB、2dB、4dB衰減器為采用標準的“T”型衰減網(wǎng)絡，參考通路以一個串聯(lián)的開關器件實現(xiàn)較低的參考態(tài)傳輸損耗。

0.5 dB衰減器因為“T”型衰減網(wǎng)絡中串聯(lián)電阻的微小容易受到工藝的影響,同時對輸入輸出駐波的影響不大,所以采用簡化的“T”型衰減網(wǎng)絡就可以實現(xiàn)。

在現(xiàn)有材料和工藝技術條件下,GaAs和GaN多功能電路的數(shù)字控制電路一般用GaAsE/D 和GaNE/D工藝實現(xiàn)。根據(jù)數(shù)字電路的不同需要，GaAs場效應管數(shù)字電路的基本邏輯單元形式多樣,主要可分為緩沖場效應管邏輯(BFL)、肖特基二極管場效應管邏輯(SDFL)、直接耦合場效應管邏輯(DCFL)和源耦合場效應管邏輯(SCFL)等,具體可參考文獻。

2006年M/A-COM公司宣布推出一款商用雙通道X波段7~12GHz多功能MMIC MAM-FGM0001-DIE(見圖21),包括6位移相器、6位衰減器(LSB為0.5 dB)、增益模塊、激勵放大器以及開關,尺寸為6.000mmX4.000mmx0.075mm,接收通道增益為21dB,發(fā)射通道增益為28dB、輸出P1B為22 dBm,還集成了24位的串行端口。

圖21 X band MAMFGM0001-DIE:(a) 結構圖；(b) 照片

2008年M/A-com公司推出的XZ1002-BD芯片由單刀雙擲(SPDT)開關、LNA、6位數(shù)字移相器、驅(qū)動放大器與5位數(shù)字衰減器構成，TTL并行數(shù)據(jù)輸入,如圖22所示。工作頻率為8.5~11 GHz，接收增益為21dB,輸出三階交調(diào)(OIP3)為28 dBm;發(fā)射增益為19 dB，Pu為23.5 dBm,芯片尺寸為5.0 mmx4.0mmx0.1mm。

圖 22 XZ1002-BD 多功能 MMIC：(a) 原理圖；(b) 芯片照片

2009年2月UMS公司推出的CHC3014芯片，如圖23所示,工作頻率為8~12 GHz,采用 0.25 μmGaAs E/D HEMT工藝,6位移相器的最小移相位5.625°,最大移相位為360°,均分根誤差(RMS)為2°;6位衰減器最小位為0.55dB,最大位為34.6 dB，RMS為0.3 dB;2位可調(diào)衰減器MSB為6 dB,步進為2 dB;接收支路增益為13.5dB，噪聲系數(shù)(NF)為5.8 dB,P為16.5 dBm;發(fā)射支路增益為25 dB，飽和功率(P)為20dBm,DA、SPDT與TTL兼容并行接口，控制電平為0/3.3V。

圖23 UMS 8~12 GHz CHC3014多功能MMIC芯片原理圖

2018 年 Jin Cheol Jeong和In BokYom等發(fā)布了一款應用于有源相控陣系統(tǒng)的時延多功能芯片(如圖24),工作頻率為6~18GHz,集成了8位時延、7位衰減和串并轉(zhuǎn)換功能,面積為4mmX5mm。該芯片通過時延器的應用,實現(xiàn)了寬頻帶的優(yōu)異性能。測得時延均方根誤差小于1.7ps、時延寄生調(diào)幅小于2.1dB,衰減量均方根誤差小于0.9dB、衰減附加相移小于5°,小信號增益12dB,輸出功率16.5 dBm。

圖 24 時延多功能芯片顯微照片

2019年Jin Cheol Jeong和Manseok等發(fā)布了一款應用于衛(wèi)星和5G通訊中相控陣的多功能芯片(如圖25)。該芯片工作頻率為20~32 GHz,集成了6位移相、6位衰減和串并轉(zhuǎn)換功能,面積為3 mmX3mm。測試結果顯示,該芯片小信號增益為2dB,移相均方根誤差小于5°,衰減均方根誤差小于0.3dB。

圖 25 用于衛(wèi)星和 5G 通訊的多功能芯片顯微照片

同年Shancheng Zhou等人發(fā)布了一款應用于衛(wèi)星通信相控陣的雙通道高精度幅相多功能芯片(如圖26)。該芯片工作頻率為7.5~9.0GHz,集成了6位移相、6位衰減和串并轉(zhuǎn)換功能,面積為3.5 mmX4.5mm。測得插入損耗小于13dB,衰減均方根誤差小于0.45dB,移相均方根誤差小于2°。

圖 26 雙通道高精度幅相多功能芯片

2020年Hyunkyu Lee和Younghwan Kim等人發(fā)布了一款Ku波段可切換收發(fā)狀態(tài)的多功能芯片(如圖 27)。該芯片工作頻率為12~18 GHz,集成了4位移相、5位衰減和串并轉(zhuǎn)換功能,芯片面積為11.7 mm2。該芯片采用了峰值增益可達27.3 dB的寬帶高增益功率放大器以提高通道整體增益,該功率放大器輸出1dB壓縮點可達18.9dBm,功耗380 mW。同時設計了噪聲系數(shù)低至0.74 dB的低噪聲放大器,降低了通道噪聲。測得發(fā)射通道增益16.5 dB,輸出功率1dB壓縮點19.2dBm,衰減均方根誤差小于0.6 dB,移相均方根誤差小于6.4°;接收通道增益17.3dB,噪聲系數(shù)4.3dB,衰減均方根誤差小于0.7 dB,移相均方根誤差小于5.1°。

圖 27 Ku 波段可切換收發(fā)狀態(tài)的多功能芯片

同年周守利、張景樂等發(fā)布了一款W波段的幅相多功能芯片(如圖28)。該芯片工作頻率為 96~105 GHz,集成了6位移相、6位衰減和2位時延功能,芯片尺寸為5.0mmX3.5mm。該芯片在幅相多功能的架構上引入了2位延時器,有效降低了波束的空間色散,提高了相控陣系統(tǒng)的掃描角度和瞬時帶寬。測試結果顯示,該芯片發(fā)射增益大于7dB,接收增益大于3dB;發(fā)射1dB壓縮點大于7.5 dBm,接收1dB壓縮點大于5dBm;衰減均方根誤差小于0.4dB,移相均方根誤差小于3.5°。

圖 28 W 波段的幅相多功能芯片

2021年,丁有源和王青松等發(fā)布了一款L-S波段寬帶多功能芯片(如圖29)。該芯片工作頻率為0.5~2.7 GHz,集成了并行驅(qū)動器、移相器和功率分配器,尺寸為3.4 mmX1.8mm。該芯片的移相器采用磁耦合全通網(wǎng)絡(MCAPN)結構,功率分配器使用集總元件進行集成,不僅縮小了芯片面積,并且在超寬帶下實現(xiàn)了較好的相位精度和幅度一致性。測得插入損耗小于7dB,相位誤差小于8°,寄生調(diào)幅小于0.8dB。

圖29 L-S 波段寬帶多功能芯片

2023年Yang Yuan和Jialong Zeng等人發(fā)布了一款X波段可切換收發(fā)狀態(tài)的高精度幅相多功能芯片(如圖30)。該芯片工作頻率為8~11 GHz，集成了6位移相、6位衰減和串并轉(zhuǎn)換功能,芯片尺寸為 4.30 mmX2.85mm。測試結果顯示,該芯片衰減均方根誤差小于0.28 dB,移相均方根誤差小于3.3°;接收增益8.9dB,輸出1dB壓縮點7.8 dBm;發(fā)射增益15.9dB,輸出1dB壓縮點11.9 dBm。

圖 30 X 波段可切換收發(fā)狀態(tài)的高精度幅相多功能芯片

同年Chiara Ramella等人發(fā)布了一款應用于有源電子掃描陣列的幅相多功能芯片(如圖31)。該芯片工作頻率為7.6~9.1 GHz,集成了6位移相、6位衰減和串并轉(zhuǎn)換功能,芯片尺寸為6mm2。該芯片應用超低功耗的數(shù)字邏輯電路,總體功耗43 mW，平均每個控制位消耗2.2mW。測試結果顯示,該芯片插入損耗16 dB。

圖 31 數(shù)字電路部分顯微照片

在T/R組件中低噪聲放大器緊連天線,這使得低噪聲放大器可能承受很大的輸入功率而損壞,因此,需要在它前使用限幅器進行保護。在過去幾十年,低噪聲放大器和限幅器都是獨立芯片級聯(lián)的，這增加了芯片的面積和裝配難度。近幾年來由于材料工藝的進步,在GaAs襯底上外延pHEMT材料后再外延PIN管材料,將限幅器和低噪聲放大器集成在同一襯底上,有效地減小了芯片面積、節(jié)省了成本、降低了芯片裝配難度,隨之提出了限幅器低噪聲一體設計法。

限幅低噪聲放大器的設計一般是先獨立設計限幅器和低噪聲放大器,然后再組合在一起進行優(yōu)化。需要注意的是要獨立觀察放大器的穩(wěn)定性,確保其穩(wěn)定。限幅器的設計可參考文獻。根據(jù)大功率要求,優(yōu)化GaAsPIN二極管的I層厚度和表面結構,再確立表面尺寸,建立大、小信號模型，通過優(yōu)化設計,在限幅器能承受100W的輸入功率下,還要有較低的插損。為了更低的限幅低噪聲的噪聲系數(shù),有一種新的設計方法,就是把限幅器整體作為低噪聲放大器的輸入匹配,可以較大地減小整體的噪聲系數(shù)。

圖 32 7~13 GHz 大功率限幅低噪聲放大器單片的照片

2018年13所研制Ka波段GaAsMMIC 限幅低噪聲放大器(如圖33),噪聲系數(shù)小于3.1dB,線性增益大于18dB,芯片靜態(tài)工作電流為20mA。在70℃恒溫條件下,能夠承受脈沖功率為2W(脈沖寬度4ms,占空比30%)。

圖 33 5~6 GHz 限幅低噪聲放大器芯片照片

2019年55所研制了毫米波GaAs單片限幅低噪聲放大器(如圖34),限幅器采用兩級反向并聯(lián)二極管結構。通過優(yōu)化限幅器匹配電路,增大了限幅器的耐功率,降低了限幅電路的插損。低噪聲放大器為四級級聯(lián)設計,輸入端采用最小噪聲匹配，偏置電路增加RC串聯(lián)諧振電路,減小了噪聲,提高了電路穩(wěn)定性。測得在33~37GHz頻帶內(nèi),增益達到(22士1)dB,噪聲系數(shù)小于3.0dB,輸出P1aB大于5dBm,可以承受15W的脈沖輸入功率。

圖 34 毫米波 GaAs 限幅低噪聲放大器芯片

2020年55所研制了5~6GHz限幅低噪聲放大器,低噪聲放大器采用并聯(lián)負反饋、源級電感負反饋以及電流復用結構,減小功耗的同時改善了增益平坦度和穩(wěn)定性。在工作頻帶內(nèi),限幅低噪聲放大器的增益為(27士0.2)dB,噪聲系數(shù)為1.1~1.3 dB,總功耗為240mW，耐功率大于46 dBm(脈寬2ms,占空比30%),芯片尺寸為3.3mmx1.3mm。

2021年曾志等人研制了5~13GHz GaAs限幅低噪聲放大器MMIC(如圖35),其中限幅器采用三級二極管反向并聯(lián)結構,LNA采用兩級負反饋和源電感匹配,在5~13GHz內(nèi)實現(xiàn)平坦的增益和較小的噪聲。小信號增益大于20dB,噪聲系數(shù)小于1.8 dB,耐功率大于46dBm(脈寬2ms,占空比30%),總功耗小于190mW。

圖 35 5~13 GHz GaAs 限幅 LNA 一體化芯片照片

2022年邸躍紅等研制了32~40GHz高耐功率PIN二極管限幅低噪聲放大器(如圖36),為了降低放大器的噪聲系數(shù),提出了包含電感和PIN二極管的“T”型匹配單元,將多個匹配單元級聯(lián)作為低噪聲放大器的輸入匹配網(wǎng)絡,采用PIN/0.15μmpHEMT集成工藝制造。測得芯片可以承受最高38 dBm的連續(xù)波,30min不損壞。在32~40 GHz頻率范圍內(nèi),電路的小信號增益和噪聲系數(shù)分別為(18士0.4)dB和2.5~2.8dB。

圖 36 32~40 GHz PIN 限幅低噪聲放大器 MMIC

GaAspHEMT工藝的收發(fā)芯片盡管在接收通道功耗和噪聲方面仍有一定優(yōu)勢,但受限于材料本身特性,GaAspHEMT收發(fā)芯片的發(fā)射支路的飽和輸出功率大多在1W以下。若要更高的發(fā)射功率，需要加大功率放大器的輸出總柵寬,增大芯片面積,而且輸出開關也承受不起更大功率(一般最大能承受1W左右)。功率性能已遠不能滿足電子戰(zhàn)系統(tǒng)對收發(fā)芯片的要求。

而GaN HEMT收發(fā)芯片在發(fā)射通道的高功率、高效率方面具有很大優(yōu)勢,且輸出開關能承受10W以上的功率,解決了GaAspHEMT開關功率容量低的問題。其缺點是接收通道的低噪聲放大器需要較高的電壓(≥8V)工作,因而功耗較大。現(xiàn)在也在研發(fā)GaN新工藝以解決這個問題。

2012年,日本富士通實驗室MasudaS等人在MTT-S上報道了首款GaN收發(fā)芯片MMIC,芯片集成了功率放大器(PA)、LNA和SPDT開關,工作在X波段,基于柵長0.25μm 的SiC基GaNHEMT工藝研制。該收發(fā)芯片中的PA子電路在10.5 GHz處飽和輸出功率為42.8dBm,PAE 為52%。然而,芯片中的SPDT開關小信號插入損耗為1.2 dB，Pa僅為39.2dBm,受限于SPDT開關的插入損耗和功率容量,整體收發(fā)芯片在該頻點處發(fā)射支路飽和輸出功率僅為38.2 dBm。

意大利第二羅馬大學E.Limiti團隊在GaN收發(fā)芯片方向貢獻了大量工作。2015年,Limiti等人基于 0.25μm UMS GaN工藝和0.50μm SLX GaN 工藝各設計了一款工作在C波段的收發(fā)MMIC。論文僅給出了兩款芯片的仿真結果:在5.2~5.6GHz工作頻帶內(nèi),發(fā)射通道飽和輸出功率達到40W以上,功率增益大于36dB,基于兩種工藝的設計PAE分別為 38%和27%,接收通道噪聲系數(shù)均低于2.5 dB。2017年,該團隊的A.Salvucci基于Leonardo foundry的0.25 μm GaN工藝設計了一款工作在同頻帶的收發(fā)芯片,同樣僅給出了仿真結果:接收噪聲在2dB以下,發(fā)射功率達到44W,PAE達到42%。

2016年,MEC實驗室的Biondi等人在EuMIC報道了一款基于0.25μmGaN工藝研制的收發(fā)芯片,芯片工作在8.6~11.2 GHz,包含PA、LNA和天線側(cè)的開關。該芯片的開關為Rx模式下的PA部分引入了吸收性負載,這將允許在接收期間正確加載PA,避免在PA關閉和Rx啟用命令之間出現(xiàn)延遲時PA保持在加電狀態(tài)可能出現(xiàn)的不穩(wěn)定行為和故障。測試結果表明,該芯片在發(fā)射通道飽和輸出功率39dBm,PAE為25%，接收通道功耗800mW,噪聲系數(shù)在2~3dB之間。

收發(fā)幅相一體全單片集成T/R芯片全世界報道很少,南京55所在2016年報道了一款GaN Ku波段GaNT/R收發(fā)幅相多功能MMIC,論文形式發(fā)表于2017年(如圖37)。該芯片集成了T/R的接收通道、發(fā)射通道和公共通道。接收通道含功率輸出開關、前級低噪聲放大器、5位數(shù)字衰減器、后級低噪聲放大器、小信號開關,發(fā)射通道含5位數(shù)字移相器、小信號開關、驅(qū)動放大器、功率放大器和功率開關,公共通道含5位數(shù)字移相器,如圖37所示。在16~17GHz工作頻率內(nèi)測得:接收通道增益≥(20士0.5)dB、噪聲系數(shù)≤3.5dB,發(fā)射通道增益約21 dB、飽和功率約41dBm(脈沖寬度100μs,占空比 10%)、功率附加效率約30%,如圖38-40所示。在芯片上集成的移相和衰減功能正常。

圖 37 Ku 波段 GaN T/R 一體多功能收發(fā)全單片芯片:(a) 電路原理圖；(b) 照片

圖 38 接收支路的增益與噪聲系數(shù)測試結果

圖 39 發(fā)射支路輸出功率、功率增益和效率測試結果

圖 40 (a) 32-bit衰減態(tài)與(b) 32-bit移相態(tài)測試結果

接收支路低噪聲放大器電路的偏置電壓為10V、總靜態(tài)電流為140mA。與GaAs相比,工作電壓電流明顯偏大。如果電壓減小,接收增益就會下降,如圖41所示,噪聲也明顯增大。這是由GaNHEMT的材料和工藝特性決定的。為了解決接收支路功耗偏大的問題,55所從材料和工藝上研制新的工藝,既要盡量保持功率優(yōu)勢,又要降低接收支路的功耗。

圖 41 接收增益隨電壓減小而下降

2022年孔令崢研制了雙柵長GaN集成工藝的Ku波段收發(fā)多功能芯片(如圖42)，集成了接收通道的低噪聲放大器和發(fā)射通道的功率放大器,使用單刀雙擲開關實現(xiàn)通道間切換。該芯片采用兩種不同柵長集成的GaN HEMT工藝。低噪聲放大器使用0.10μm低壓低噪聲工藝,功率放大器和開關使用 0.15μm高壓高功率工藝,兩種不同柵長的晶體管集成在同一片SiC襯底上。測試結果表明，在14~18GHz頻帶內(nèi),發(fā)射通道線性增益≥30 dB，飽和輸出功率≥40.5dBm,功率附加效率典型值為23%;接收通道線性增益為(24士0.2)dB,噪聲系數(shù)典型值為2.3 dB,功耗僅為140mW(5V/28mA)。芯片面積為4.0mmx3.0mm。

圖 42 收發(fā)多功能芯片照片

對于低噪聲器件,應用高勢壘的Ni柵結構,以減小柵極泄露電流,改善器件噪聲性能。通過減小源漏間距,降低了器件開態(tài)電阻和膝點電壓,使得低噪聲管在2V漏壓下即可工作在飽和區(qū),從而可以實現(xiàn)電流復用結構,如圖43所示。

圖 43 GaN LNA 電路拓撲圖

PA電路采用3級放大結構。一般在工作帶寬內(nèi)使用Load-pull測得的管芯最佳功率阻抗曲線和最佳效率阻抗曲線并不重合,為滿足功率和效率的要求,需要在功率和效率間折衷,如圖44所示的末級單胞6X75μm管芯阻抗的匹配情況:在14~18 GHz工作頻帶內(nèi),設計匹配曲線(藍色)位于最佳效率阻抗曲線(黑色)和最佳功率阻抗曲線(紅色)之間。圖45為GaNPA的整體電路拓撲圖。為了改善電路的穩(wěn)定性,末級相鄰管胞間采用并聯(lián)小電阻以抑制奇模振蕩,同時減少相鄰管胞間的信號串擾。

圖 44 PA 末級匹配阻抗

圖 45 GaN PA 電路拓撲圖

2018 年,Limiti團隊的Rocco Giofrè等人在T-MTT報道了一款工作在S波段、相對帶寬13%的收發(fā)MMIC,芯片基于UMS 0.25μm GaN工藝研制。為了實現(xiàn)開關的單電源控制和開關兩臂的針對性優(yōu)化,使用了非對稱的開關設計,低噪聲放大器和功率放大器均采用三級電抗式匹配結構。測試結果顯示,該芯片發(fā)射通道達到了40W以上的飽和輸出功率,線性增益≥35dB,PAE為42%，接收通道以1350 mW的功耗實現(xiàn)了1.75 dB以下的噪聲系數(shù),線性增益大于30dB。芯片尺寸為7.0 mmx7.0mm。

2019年,Giofrè等人在MWCL報道了上述S波段收發(fā)芯片的改進版本,進一步改善功率和效率性能。在發(fā)射通道,通過引入F類的諧波終端,達到了接近47dBm的飽和輸出功率和48% 以上的PAE。在接收通道,在不影響噪聲和增益性能的前提下將直流功耗由1350mW降低至900 mW。

2020年,Giofrè等人應用相似的電路拓撲將上述工作推廣至C波段,基于0.25μmGaN工藝研制了一款工作在5.25~5.57GHz頻段的收發(fā)芯片該芯片的開關應用了并聯(lián)諧振技術,降低了開關在帶內(nèi)的插入損耗。該芯片發(fā)射通道同樣實現(xiàn)了40 W的飽和輸出功率,PAE為30%,接收通道以250 mW的較低功耗實現(xiàn)了3.2dB的噪聲系數(shù)。

2020年，Lorenzo Pace等人應用OMMICD01GH工藝,再次將工作頻率推廣至更高頻率,研制了一款工作在Ka波段的收發(fā)芯片。對芯片性能影響較小的后端芯片側(cè)開關在兩個支路分別使用串管和并管結構,以便于單電源控制,天線側(cè)開關使用并管結構,并引入并聯(lián)電感諧振,以實現(xiàn)更低的插入損耗。芯片工作在35.0~36.5GHz頻段,飽和輸出功率≥32dBm,PAE≥24%,噪聲系數(shù)3.5 dB。

2022年,LonghiPE等基于兩種不同柵長的GaN HEMT集成工藝研制了一款工作在Ka波段的收發(fā)芯片(如圖46)。該芯片由OMMIC公司柵長100 nm的D01GH工藝和60nm柵長的D006GH工藝集成,對功率放大器和低噪聲放大器的輸入級應用60nm柵長的管芯以改善發(fā)射通道的效率和接收通道的噪聲,其余晶體管應用100nm柵長的管芯以保證芯片的功率性能。同時,不同于芯片外部端口的系統(tǒng)阻抗50Ω,芯片的開關與PA、LNA的級聯(lián)端口阻抗為40Ω,以減小級聯(lián)匹配的插入損耗。芯片發(fā)射通道實現(xiàn)35dBm的飽和輸出功率和18%的 PAE,接收通道噪聲系數(shù)3.2dB,功耗200 mW。

圖 46 Ka 波段 GaN 收發(fā)芯片：(a) 結構圖；(b) 照片

2017年Weijun Luo等發(fā)表了GaNE/D5位數(shù)控移相器,E/D數(shù)字電路把TTL(0~5V)控制電壓轉(zhuǎn)換成2個互補負電壓(0~5 V,一5~0 V),從而減少一半的控制端。GaNE/D集成還沒有產(chǎn)品上市。

作者：彭龍新 鄒文靜 孔令崢 張占龍

來源：固體電子學研究與進展

xxx公司舉行盛大招待會 熱烈慶祝xxx公司95周年 | xxx專家、xxx教授、xxx專家聯(lián)合出席xxx公司舉行盛大招待會 熱烈慶祝xxx公司95周年 | xxx專家、xxx教授、